# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-211722

(43)Date of publication of application: 23.08.1990

(51)Int.CI.

HO3M 13/00

(21)Application number: 01-031517

(71)Applicant: NEC ENG LTD

(22)Date of filing:


10.02.1989

(72)Inventor: TAKAHASHI YOSHIAKI

# (54) ERROR CONTROL SYSTEM

## (57)Abstract:

PURPOSE: To increase the CRC(cyclic redundant code) operation speed by generating the preliminarily calculated result of CRC operation by a wiring logic circuit and generating all CRC bits at the time of taking the last bit of a transmission block as the operation object (actual data) into a CRC operating circuit. CONSTITUTION: The operating circuit of four CRC bits is provided with an exclusive OR gate (XOR) 1, a data flip flop (F/F) 2, an XOR 3, F/Fs 4 to 6, a wiring logic circuits (WL) 7, a parallel-input serial-output shift register (SHT) 8, and a CRC bit inserting circuit (INS) 9, and the XOR 1, the F/F 2, the XOR 3, and F/Fs 4 to 6 are connected in series. The operation result of a part longer than actual data as the object of CRC operation is preliminarily calculated because plural bits of logical value '0' are added to this part, and therefore, all CRC bits are generated in the WL 7 when the CRC operating circuit takes in the last bit of actual data as the object of operation. Thus, the CRC operation speed is increased.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

19日本国特許庁(JP)

⑩ 特許 出願 公開

<sup>②</sup> 公 開 特 許 公 報 (A)

平2-211722

Sint. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月23日

H 03 M 13/00

6832-5 J

審査請求 未請求 請求項の数 1 (全3頁)

❷発明の名称

誤り制御方式

②特 願 平1-31517

②出 願 平1(1989)2月10日

**@発明者 高橋** 

発 明

東京都港区西新橋3丁目20番4号 日本電気エンジニアリ

ング株式会社内

勿出 願 人 日本電気エンジニアリ

東京都港区西新橋 3 丁目20番 4 号

ング株式会社

仍代理 人. 弁理士内原 晋

明神香

発明の名称

誤り制御方式

## 特許請求の範囲

演算対象のビット列の後に複数の"0"ビット列の後に複数の"0"ビット列の後に複数の"0"ビット列の有無の演算を行う巡回冗長符号演算回路的における前記演算回路の状態から前記巡回た時点における前記演算回路の状態から高記巡回冗長符号を作成する布線論理回路を備えることを特徴とする誤り制御方式。

#### 発明の詳細な説明

# 〔産業上の利用分野〕

本発明は誤り制御方式に関し、特に巡回冗長符号(以下CRCと記す)を用いた誤り制御方式に関する。

〔従来の技術〕

従来のCRCによる誤り制御方式では、送信とによる誤り制御方式では、送信とに情報だった他ににとなる。とに情報だったのの付が見いた。というのでは、受信した。では、受信した。といる。またCRC演算回路では、実際の演算になった。またCRC演算回路では、実際の対したで、発売ではなる。

## (発明が解決しようとする課題)

上述した従来の誤り制御方式では、実際のデータより長いデータを演算し、かつ次のブロックの先頭ピットにCRCピットの最上位ピットを挿入したり、次のブロックのデータを演算するため、2系統のCRC演算回路を必要とするという欠点がある。

# 〔課題を解決するための手段〕

本発明の誤り制御方式は、演算対象のビット列の後に複数の"0"ビットからなるCRCが付加されたデータから誤りの有無の演算を行うCRC

演算回路において、前記演算対象のビット列がすべて入力された時点における前記演算回路の状態から前記CRCを作成する布線論理回路を備えることを特徴とする。

#### (実施例)

次に、本発明について図面を参照して説明する。

第1 図は本発明の誤り制御方式の一実施例を示すブロック図、第2 図は第1 図における動作を説明するためのタイミングチャート、第3 図は第1 図における布線論理回路の入出力論理の真理値を示す図である。

第1 図において本実施例はCRC-4 (4個のCRCビット、生成多項式 X 4 + X + 1 )の演算回路を示し、直列に接続した排他的論理和ゲー(以下 X O R ) 1、データフリップフロップ (以下 X O R ) 1、データフリップフロップ (以下 F / F ) 2、 X O R 3、 F / F 4 , 5 , 6 と 、布線論理回路 (以下 W L ) 7 と、パラレル 及 シリアル出力シフトレジスタ (以下 S H T ) 8 と 強 C R C ビット挿入回路 (以下 I N S ) 9 とを備え

δ.

W L 7 は X O R 7 1 、 7 2 、 7 3 、 7 4 で構成され、第 3 図に示すように 4 ピットの入力値 C 1 、 C 2 、 C 3 、 C 4 を S H T 8 へ A 、 B 、 C 、 D の順に出力する布線論 理が組まれている。

XOR1は入力データ(以下DT)10とF/F6の出力C1′の排他的論理和をとってその結果をF/F2に入力する。XOR3はF/F2の出力C1′の排他の論理をF/F6の出力C1′の排他を・デンF6の出力C1′のようではF/F6に入力される。F/F6、5、4、2の出力C1′、C2′の出力C1′、C2′の出力C1′、C2′の出力C1′、C2′の出力C1′、C2′の出力C1′、C2′の出力C1′、C2′の出力C1、C2′の出力C1、C2′の出力C1、C2′の出力C1、C2′の出力C1、C2′のように入力される。INS9は演算後のデータの所定の位置にSHT8から

CRCビットを挿入する。

次に、第2図を併用して本実施例の動作について説明する。

このように本実施例は、CRC演算を行う実際のデータより長い部分には論理値 "O" が複数ビット付加されるため、実際のデータより長い部分

(付加した論理値"0")の演算結果はあらかじめ計算することができるので、演算の対象となる伝送ブロック(実際のデータ)の最終ビットをCRC演算回路が取り込んだ時点に、WL7により全CRCビットを作成する。

#### (発明の効果)

以上説明したように本発明は、あらかじめ計算されたCRC演算の結果を布線論理回路で作成し、演算の対象となる伝送ブロック(実際のデータ)の最終ビットをCRC演算回路が取り込んだ瞬間にすべてのCRCビットを作成することにより、CRC演算の高速化および唯一系統のCRC 回路で演算対象となる伝送ブロックの次の伝送プロックの先頭のビットにCRCビットを挿入することが可能になるという効果がある。


#### 図面の簡単な説明


第1図は本発明の誤り制御方式の一実施例を示すブロック図、第2図は第1図における動作を説明するためのタイミングチャート、第3図は第1

図における布線論理回路の入出力論理真理値を示す図である。

1 、 3 、 7 1 、 ~ 7 4 … 排他的論理和ゲート ( X O R ) 、 2 、 3 、 ~ 6 … データフリップフロップ ( F / F ) 、 7 … 布線論理回路 ( W L ) 、 8 … パラレル入カシリアル出カシフトレジスタ ( S H T ) 、 9 … C R C ピット挿入回路 ( I N S ) 、 1 0 … 入力データ ( D T ) 、 1 1 … リセット信号 ( R S ) 、 1 2 … クロック信号 ( C K ) 。

代理人 弁理士 内 原 晋





第3回

	C4'	c3'	C2'	cı	C4	СЗ	CZ	C1
	0	0	0	0	0	0	0	0
2	0	0	0	1	1	1	0	1
3	0	0	1	0	0	0	1	7
4	0	0	1	1	ï	1	1	0
5	0	1	0	0	0	1	1	0
6	0	1	0	1	1	0	1	1
7	0	1	1	0	0	1	0	1
8	0	1	1	1	1	0	0	0
9	1	0	0	0	1	1	0	0
10	1	0	0	1	0	0	0	
"	1	0	1	0	1	1	1	1
/2	1	0	1	1	0	0	1	0
/3	1	/	0	0	1	0	1	0
14	_/	1	0	/	0	1	1	1
15	1:	1	1	0	1	0	0	1
16	_/_	1	1	1	0	1	0	0